Компанія TSMC протягом тривалого часу утримувалася від публічних заяв щодо своїх планів з використання літографії надзвичайно жорсткого ультрафіолету з оптикою числової апертури 0,55, відомої як High-NA EUV. Розробники компанії раніше мали стратегії для розвитку технологічних процесів без застосування дорогих сканерів вартістю 400 мільйонів доларів. Однак, з огляду на обмеження існуючих систем Low-NA EUV, TSMC оголосила про наміри перейти на High-NA EUV літографію починаючи з 2030 року.
Хоча TSMC офіційно не розкрила, яка саме технологія виробництва буде першою використовувати High-NA EUV, зазначений 2030 рік вказує на кілька імовірних варіантів. Компанія очікує, що кількість шарів, оброблюваних за допомогою High-NA EUV, з часом зростатиме в міру ускладнення технологій виробництва. Це зумовлено збільшенням складності архітектур транзисторів, що передбачає впровадження більш досконалих реалізацій транзисторів типу Gate-All-Around (GAA) та комплементарних польових транзисторів (CFET) у майбутньому.
TSMC планує розпочати застосування літографічних інструментів High-NA EUV для великосерійного виробництва у 2030 році, використовуючи при цьому стандартні фотошаблони розміром 6×6 дюймів. Після цього компанія має на меті створити пілотну лінію, що використовуватиме фотошаблони розміром 6×12 дюймів, у 2031 році. Кінцева мета полягає у впровадженні систем High-NA літографії з фотошаблонами 6×12 дюймів у виробництво передових вузлів до 2033 року.
Інструменти High-NA EUV літографії здатні досягати роздільної здатності 8 нанометрів при одному експозиції, на відміну від 13 нанометрів, яку пропонують сучасні системи Low-NA EUV. Проте, при використанні традиційних фотошаблонів розміром 6×6 дюймів, сканери High-NA EUV мають лише половину поля експозиції порівняно з їхніми Low-NA аналогами. Це створює виклики для виробництва дуже великих кристалів, необхідних, наприклад, для масивних прискорювачів штучного інтелекту.
Виробники мікросхем, що створюють великі прискорювачі штучного інтелекту, повинні або об’єднувати декілька полів експозиції, або застосовувати багаточипові конструкції. Обидва підходи мають свої власні виклики, такі як продуктивність інструментів та енергоспоживання. Для подолання обмежень, пов’язаних з фотошаблонами 6×6 дюймів, TSMC співпрацює з компанією ASML, щоб підготувати умови для використання фотошаблонів розміром 6×12 дюймів.
Зміна розміру фотошаблонів є складним завданням, що вимагає модифікації всіх елементів, починаючи від програмного забезпечення для автоматизованого проектування (EDA) і закінчуючи інструментами для виробництва та запису масок, а також системами для їх обробки. Це означає, що вся галузь повинна працювати над цією зміною. Компанія ASML висловлює оптимізм щодо цього переходу, оскільки його підтримують не лише Intel і TSMC, а також Samsung.
Президент і головний виконавчий директор ASML Крістоф Фуке зазначив, що очікується поступове зростання впровадження High-NA EUV відповідно до дорожньої карти масштабування пристроїв. Він підкреслив, що це відбуватиметься спочатку з використанням поточних 6-дюймових масок, а потім за підтримки 12-дюймових масок, які забезпечують вищу продуктивність сканерів та дозволяють галузі задовольняти попит на менші, швидші та енергоефективніші чипи. Фуке також висловив задоволення потужною початковою підтримкою цієї ініціативи від виробників напівпровідників, постачальників масок та партнерів.
Одним з найбільших питань щодо використання High-NA EUV літографії компанією TSMC є те, яка технологія процесу стане першою. Згідно з наявними даними про дорожню карту TSMC, технології A10 або A11 (класу 1/1,1 нм) наразі видаються найбільш імовірними кандидатами для використання сканерів High-NA EUV для найкритичніших шарів. Поточна стратегія TSMC розрізняє щорічні клієнт-орієнтовані вузли, такі як N2, N2P, N2X, A14, A13, та приблизно дворічні високопродуктивні вузли, зокрема A16 у 2027 році та A12 у 2029 році.
Компанія вже підтвердила, що вузли A12 і A13, заплановані на 2029 рік, продовжать покладатися на традиційну EUV літографію. Оскільки A13 є оптичним зменшенням A14, що збільшує щільність транзисторів лише на 6%, з покращеннями продуктивності та енергоспоживання, які ще не були розголошені, її наступник у 2030 році, ймовірно, повинен буде забезпечити значно більші переваги. Отже, можна припустити, що наступник A13, чи то A11, чи A10, використовуватиме більш досконалу літографію та/або транзистори GAA nanosheet третього покоління від TSMC, щоб досягти значно вищої щільності транзисторів, а також суттєвих покращень продуктивності та енергоспоживання порівняно з попередником. Проте, ці твердження є поки що припущеннями.
