Компания IBM на днях сообщила о создании первого тестового чипа, который, по её утверждениям, изготовлен по 0,7-нанометровой технологии. Этот процесс они называют первым в индустрии производственным процессом «менее одного нанометра». Концептуальная технология, базирующаяся на так называемых «наностековых» транзисторах, якобы обещает значительные улучшения в мощности, производительности и площади по сравнению с их предыдущим 2-нанометровым решением. Для создания таких транзисторов IBM предлагает использовать не одну, а две кремниевые пластины, соединённые сверхтонким диэлектрическим слоем, что является до сих пор не виданным подходом.
Заявлено, что этот 7-ангстремный (или «0,7-нанометровый») производственный процесс IBM, использующий наностековые транзисторы, должен обеспечить до 50% более высокую производительность и до 70% лучшую энергоэффективность, если сравнивать с 2-нанометровым процессом компании 2021 года, который базировался на нанолистовых GAA-транзисторах. Что, возможно, является более важным, IBM заявляет об увеличении плотности памяти SRAM на 40% и ещё более значительном улучшении плотности для логических транзисторов, что является чрезвычайно сложной задачей в современной микроэлектронике.
Подобные огромные улучшения, по словам разработчиков, стали возможными благодаря многочисленным инновациям, но центральным элементом является именно архитектура наностекового транзистора IBM. Эта технология, которая концептуально напоминает CFET-транзисторы (Complementary FET) и является дальнейшим развитием GAA-нанолистовых транзисторов, якобы позволяет решить существующие ограничения масштабирования, хотя детали её внедрения вызывают определённые вопросы относительно практичности и сложности производства, что нечасто обсуждается на ранних стадиях таких анонсов.
В современных производственных процессах все логические транзисторы размещаются на одном активном слое устройства, где N-типа (NFET) и P-типа (PFET) транзисторы расположены рядом друг с другом в стандартной клеточной структуре. Нанолистовые GAA-транзисторы, хотя и имеют более совершенную внутреннюю геометрию, всё ещё остаются в этом единственном транзисторном слое, который становится всё сложнее уменьшать с каждым новым поколением, наталкиваясь на физические ограничения пространства и материалов.
Вместо этого, концепция наностека IBM предусматривает отделение комплементарных транзисторов N-типа и P-типа в вертикально склеенные слои, вместо их горизонтального расположения. Это, по словам IBM, позволяет значительно уменьшить боковой размер CMOS-пары, так как архитектура эффективно преобразует структуру NFET+PFET из двухмерного расположения в трёхмерную. Поэтому компания может заявлять о почти двойном увеличении плотности транзисторов по сравнению с их 2-нанометровым исследовательским узлом, не полагаясь на привычное планарное уменьшение размеров.
Хотя наностековые транзисторы IBM концептуально напоминают CFET-технологии от других производителей, метод создания IBM существенно отличается от монолитных CFET. Транзисторы N-типа и P-типа, хоть и дополняют друг друга в CMOS-логике, различаются по типу носителей заряда и электрическому поведению, что требует их отдельной оптимизации. Однако изготовление их на одной пластине из одних и тех же материалов традиционно ограничивает степень индивидуальной настройки, что является предметом постоянных исследований в отрасли.
Вместо того чтобы строить N-типовые и P-типовые транзисторы на одной пластине из одних материалов, IBM изготавливает их отдельно на разных пластинах, а затем объединяет с помощью сверхтонкого диэлектрического склеивания. Этот подход, по их словам, позволяет независимо оптимизировать N- и P-типовые каналы, поскольку каждый слой теперь может использовать различные технологические условия, материалы, методы деформационного инжиниринга или даже различную геометрию. Впрочем, на изображениях IBM геометрия разных транзисторов выглядит похожей.
Стоит помнить, что, как и в случае со всеми новыми технологическими нормами, измерение в нанометрах не всегда соответствует фактическим физическим размерам устройства. Это скорее маркетинговый показатель, нежели реальный масштаб элементов чипа. Однако, даже с учётом этого предостережения, достижения IBM в разработке такой сложной архитектуры являются, безусловно, значительным шагом в исследовании пределов возможного в полупроводниковой индустрии, хотя и со многими «но» относительно практической реализации.
Использование двух пластин для активных транзисторных слоёв вместо одной, хотя и позволяет IBM вертикально располагать NFET и PFET транзисторы и оптимизировать их независимо, в то же время создаёт многочисленные проблемы. Эти проблемы не существуют в современных логических узлах с одним слоем транзисторов, где все элементы расположены на единой кремниевой основе. Такой подход добавляет значительной сложности к производственному процессу, что может иметь непредсказуемые последствия для его эффективности и стоимости.
Наибольшие проблемы касаются точности выравнивания и выхода пригодных изделий после склеивания, ведь две сложные логические пластины должны идеально совмещаться с чрезвычайной точностью. Любой дефект на границе соединения способен сделать весь стек непригодным. Кроме того, разводка сигналов и подача питания становятся значительно сложнее. Охлаждение также усложняется, поскольку один активный слой находится дальше от радиатора, что способно создать проблемы с отводом тепла в готовых устройствах.
Не менее важен вопрос стоимости. IBM придётся платить за две передовые пластины, дополнительные этапы склеивания и утончения, а также управлять более высокой сложностью процесса, что, вероятно, приведёт к более низкому проценту выхода пригодных чипов. Вся концепция имеет смысл, только если заявленные выигрыши в плотности, SRAM и производительности на ватт будут достаточными, чтобы компенсировать производственные трудности и значительные финансовые затраты.
IBM, конечно, не разглашает деталей о себестоимости и возможностях массового производства, ведь их тестовый чип имеет размер «ногтя», что по современным стандартам не является сложным. Скорее всего, такой подход будет целесообразным только для сверхмощных решений искусственного интеллекта в центрах обработки данных, чей размер приближается к ретикулярной маске. Для обычных клиентских процессоров подобная сложность может оказаться неоправданной, тогда как монолитные CFET-технологии, вероятно, справятся с этой задачей лучше.
Иронично, но производственный процесс IBM пока не зависит от самой современной High-NA EUV литографии, ведь таких инструментов просто нет в их исследовательском центре. Использование проверенных систем предыдущего поколения, так называемых Low-NA EUV, вероятно, облегчает достижение высоких показателей выхода пригодных изделий на текущем этапе. Это позволяет IBM демонстрировать определённые результаты без привлечения ещё не освоенного оборудования, что упрощает исследования, но отдаляет от реалий будущего массового производства.
Однако остаётся открытым вопрос, как двухпластинчатый подход IBM будет работать с будущими сканерами High-NA EUV, имеющими вдвое меньшее поле экспозиции и требующими «сшивания» полей. Это обычно не способствует повышению выхода пригодных чипов. Хотя IBM намекает, что их следующие узлы будут использовать эту передовую литографию, и компания, видимо, имеет свои идеи относительно интеграции, детали этих планов остаются неизвестными, что добавляет ещё одну порцию неопределённости к общей картине.
При рассмотрении производственных технологий IBM следует помнить, что это не готовые процессы, которые можно просто лицензировать и быстро внедрить на заводе массового производства. Это, по сути, набор доконкурентных интеллектуальных собственностей, патентов и исследовательского ноу-хау, который лишь может быть использован для разработки реального производственного узла. Например, Rapidus лицензировала 2-нанометровый процесс IBM, хотя ей ещё предстоит доказать способность создать конкурентоспособный узел для массового изготовления, что подчёркивает долгий путь от идеи до рынка.
IBM верит, что технология наностека может оказаться целесообразной для поколений чипов «менее одного нанометра» и потенциально выйти на массовое производство в течение следующих пяти лет. Этот срок, конечно, является достаточно оптимистичным, учитывая все вышеупомянутые технические и экономические вызовы, которые придётся преодолеть. Обычно от лабораторных образцов «размером с ноготь» до стабильного коммерческого производства проходят годы, если не десятилетия, и не всем «прорывам» суждено увидеть свет большого рынка.
